LeCompiler™全流程工具专注于从RTL到GDSII全流程，包括逻辑综合、自动布图规划、布局及物理优化、时钟树综合及优化、布线及优化、ECO等功能，以统一的数据模型构建独特架构，着重多步骤的协同优化，以应对数字芯片前沿设计带来的PPA挑战，助力客户实现其创新性的设计理念，构筑产品的竞争优势。
产品概览
LeCompiler™ 基于高度融合的RTL-to-GDSII理念，以统一的数据模型构建独特架构，着重于逻辑综合、布局布线等多步骤的协同优化。
PPA多目标优化
LeCompiler工具界面
LeCompiler™ 数字后端设计全流程（APR）基于统一的数据模型，根据用户指定物理约束、时序约束和工艺约束，借助拥塞评估和时序分析引擎，并采用多种基于机器学习的全局解析方法进行布局布线全流程的优化。
LeCompiler™ 支持先进工艺，在客户场景中对复杂设计的时序、功耗、面积等方面的优化接近或达到业界标杆工具，特殊场景甚至超过标杆工具，总体性能达到业界先进水平。
产品特色
LeCompiler™ 布局及物理优化功能
LeCompiler™ 拥有创新的布局布线和物理优化算法，内嵌创新性的拥塞及时序驱动的布局技术，支持成熟和先进工艺制程，与签核工具保持高度一致性。具有很好的易用性和通用流程设计，可以快速实现超大规模复杂设计所需的大容量和高性能收敛要求。
LeCompiler™ 时钟树综合功能
LeCompiler™ 能够支持高效均衡的时钟分配网络，支持先进工艺和精确的时序分析，做到出色的高频设计时钟树优化，并且可以支持以下功能：高频模块时钟偏差优化；Clock Gate 合并 / 复制优化；基于H-Tree 时钟树创建；DRV 修复功能； 支持全局 / 局部时钟偏差设置。
LeCompiler™ 布线功能
LeCompiler™ 拥有独特的层次化布线技术，支持多线程分布式处理，可实现拥塞、时序、可生产性、天线效应等多目标协同优化，包括布线时的动态着色以及 cut metal 的优化处理在内的双图层（DPT）支持。通过脚本配置，可以支持用户灵活的布线需求，可做到百万级别网表的绕线实现。
核心功能
