上海立芯杨晓剑：《物理设计中决定PPA的关键环节》 | IDAS设计自动化产业峰会演讲预告与会前专访

半导体器件的实现流程，自始至终都是为了优化功耗、性能和面积（PPA）。从摩尔定律开始生效以来到目前“后摩尔时代”来临，尽管技术工艺、需求甚至成本曲线都发生了一系列的变化，优化PPA始终是行业最关心的问题之一。

关于PPA优化当中的重点，上海立芯研发VP杨晓剑博士将在9月18日举办的IDAS设计自动化产业峰会上，为我们带来题为《物理设计中决定PPA的关键环节》的主题演讲。我们有幸在会前采访到杨晓剑博士，就EDA行业的特点与状况展开访问。

杨晓剑先生本硕分别就读于清华大学和中国科学院计算所，博士毕业于加州大学洛杉矶分校。杨博士拥有EDA物理设计领域二十多年的研发、管理与创业经验，曾先后任职于行业头部企业Synopsys和Xilinx，在国际学术会议和国际期刊多次发表论文。作为联合创始人，目前担任上海立芯软件科技有限公司副总经理，分管研发工作。

会前专访

国内外很多EDA企业都在向“全流程”、“EDA工具链”方向发展，但是也有一些企业专注与EDA当中的一个或几个阶段的点工具。那么，是否所有的企业都需要做成“全流程”才能在竞争中展露出来呢？我们将这个问题交给了杨晓剑博士，得到了这样的答案：

从行业的角度，的确只有全流程EDA设计工具才能更好地满足客户需求。站在客户的角度，也会希望EDA企业提供全流程的工具，使用一家供应商的EDA工具从头跑到尾，无需花费时间去适配和集成各种点工具，这也是很多大厂都在做全流程EDA的原因。

不过，从EDA发展的历史上看，不可能所有公司都有能力去做全流程。多数EDA初创企业由于专家人才和资源有限，应当根据公司的技术优势，先开发出有核心竞争力的点工具，以便更好地展示企业的技术和产品特色，为将来谋发展。

杨晓剑博士认为，全流程产品的开发适合两类公司：

一类是EDA大公司，或者叫做平台型公司，这些公司应该放长眼光，从产业需求规划整个全流程产品。然后保持开放合作的心态，通过自主研发和并购两条路径，推动国内EDA产业链的发展；

另一类公司，像上海立芯这样，聚焦关键环节的点工具，通过点工具的发展实现以点带面，逐渐扩张覆盖范围，从而做到设计全流程工具链。

很多客户试用了上海立芯的EDA工具，有的已经应用在生产中。被问到行业上下游用户评价的时候，杨晓剑博士非常坦诚：

部分客户表示：上海立芯的工具非常有特点，虽然与主流产品并不相同，也可以实现高水准的PPA优化。我们的自动化布图规划工具，能够极大地节省客户对于资深设计工程师的时间需求，提升了公司整体的效率，降低了运营成本。只需要普通的设计工程师，掌握立芯的工具，就能实现很好的整体PPA设计指标，而不需要在很难的项目当中全部使用资深工程师。

也有些客户表示：上海立芯的产品技术水平很高，不少设计的结果出色，但是全流程产品在成熟度和场景覆盖度方面还需要提升，我们将在后续的研发工作当中着重弥补与提高。

其实，我国EDA行业从20世纪80年代中后期才真正开始，可以说较全球EDA行业领先水平还有十多年的差距，这就需要我们正视差距，消除差距，同时也要发现优势与机遇。那么，我们自身的优势是什么？又需要在哪些地方学习以弥补差距？

关于国内EDA企业的优势，杨晓剑博士表示：

我们的优势在于：EDA行业的从业人员非常聪明且勤奋，学习能力很强，而且有着清晰的目标——就是尽快达到国际领先水平。同时，国内IC设计和软件相关的工程师人才很多，形成了巨大的人才库，各个公司的任务就是在其中找到更多的适合EDA方向的人才，整体而言，EDA产业未来可期！值得骄傲的是上海立芯在几年的时间里培养了一批又一批EDA专业人才。

国际EDA企业的优势也很明显：

一方面，国际领先的EDA公司整体的研发和管理流程非常出色，效率很高，值得我们学习。这包括成体系的管理方式，良好的目标设定、风险管控、奖惩机制，以及平衡老产品线的维护和新产品线的开发机制等。

另一方面，国际领先的EDA公司，都拥有良好的企业文化，为工程师创造良好的工作条件，为行业吸引人才、培养人才、留住人才，形成良性的循环。

重要的是，EDA行业需要一种开放进取、不满足于现状的心态。保持这种心态，并且在研发过程当中鼓励创新、允许失败。在研发管理过程中，需要鼓励工程师敢于创新，不断探索，不断提升自己的能力。

关于对国内EDA行业的期待，杨晓剑博士表示，希望大家能够在现阶段多加合作，共同努力把EDA的产业大环境做好，壮大与发展整个EDA产业。EDA平方举办的大会能够将全行业人员聚集在一起，共同探讨EDA的产业生态和发展方向，同心协力将EDA产业推上正确发展的道路，在此预祝大会取得圆满成功。

除了主题演讲，上海立芯将携数字后端设计全流程产品亮相展台，与产业上下游及同行交流分享，加强合作。

上海立芯依托完全自主研发的技术成果，开发的数字电路设计前后端全流程工具LeCompiler基于高度融合的RTL-to-GDSII理念，着重于逻辑综合、布局布线等多步骤的协同优化，于2022年11月实现了自动布图规划功能和布局及物理优化功能，已在客户的多款高性能设计中得到验证，并已开始商用。

在布图规划阶段，LeCompiler针对性地破解传统手工布图规划难以解决的耗时和收敛性差等多方面难题，提供基于数据流分析和智能探索达到最快收敛的布图规划方案，助力数字电路设计实现更具挑战性的PPA要求。

在单元布局及物理优化流程，LeCompiler拥有创新的布局布线和物理优化算法，可处理千万级的单元规模（百亿级晶体管）。内嵌创新性的拥塞及时序驱动的布局技术，支持成熟和先进工艺制程，与签核工具保持高度一致性。强大的算法实现能力和性能表现，快速实现超大规模复杂设计所需的大容量和高性能收敛要求。在CPU、GPU、DSP、DDR、Video等典型设计例子中，LeCompiler在时序、拥塞、面积优化等方面已与标杆工具相当，甚至在一些设计实例中较标杆工具有5%-10%的优化提升。

LeCompiler工具基于统一的数据模型，根据用户指定物理约束，时序约束和先进制程工艺等约束，借助核心拥挤度评估和时序分析工具，并采用多种基于机器学习的全局解析方法进行布局布线的优化，其时延、面积和功耗都达到业界先进水平。上海立芯将持续迭代LeCompiler，以应对数字芯片前沿设计带来的PPA挑战，助力客户实现创新性的设计理念。