动态 | 上海立芯精彩亮相首届集成芯片和芯粒大会

12月16日至17日，第一届集成芯片和芯粒大会在上海成功举办，上海立芯董事长、首席科学家陈建利教授受邀参会，公司受邀参展，携新产品线精彩亮相。

 

 

本次大会由复旦大学和中国科学院计算技术研究所共同主办，以国家自然科学基金委部署的“集成芯片重大研究计划”为背景，聚焦“跨学科探索集成芯片前沿技术”主题，旨在搭建学术探讨、思想碰撞、产业协作的交流平台，探索构建自主创新的集成芯片和芯粒关键共性技术，以及可持续发展生态的新路径。国内外7位相关领域的院士、几十所高校和研究机构，以及多家相关领域的企业，累计近500位行业同仁参加大会，既从学术视角开展了数学、物理学、化学、计算机、集成电路等跨学科对话，也从产业角度探讨了技术创新与工程实践的可行性前景，为学术交流和思想碰撞提供了平台。

 

中国工程院院士、中国科学院计算技术研究所孙凝晖研究员，和中国科学院院士、复旦大学集成芯片与系统全国重点实验室主任刘明教授共同担任大会主席，近30位来自高校、科研院所及企业界的专家学者参与了“标准与接口论坛”、“工艺与封测论坛”、“架构与设计论坛”、“仿真与EDA论坛”及高峰圆桌论坛等。

 

 

在“架构与设计论坛”，上海立芯CEO潘培琛博士为全体听众呈现了《面向2.5D/3D的超大规模布局问题》的精彩演讲。潘博士指出，2.5D/3D封装及chiplet设计对现今EDA工具链提出了新的挑战，这既需要工业界做出准确的需求定义，也需要学界科研界从理论及算法层面取得突破。潘博士报告了我们在2.5D/3D IC布局方面做出的理论探索和前沿研究工作，并取得了一定的进展。

 

 

展会现场，上海立芯展示了数字电路设计工具LeCompiler、3DIC/chiplet系统设计平台Le3DIC和封装设计工具LePKG。

 

 

自成立以来，上海立芯依托理论突破取得的自研技术成果，在数字电路设计领域，公司开发的核心产品数字电路前后端设计（逻辑综合+布局布线）全流程工具LeCompiler，基于高度融合的RTL-to-GDSII理念，着重于逻辑综合、布局布线等多步骤的协同优化，目前已实现数字后端设计全流程，经过客户验证并已商用。

 

 

在LeCompiler持续迭代升级的基础上，公司的产品线延伸至3DIC/chiplet系统设计领域，以现有2.5D/3D封装规划软件Le3DIC为支点拓宽协同设计平台，整合封装及chiplet设计、仿真和分析解决方案。Le3DIC提供2.5D/3D封装规划设计及系统分析的解决方案，覆盖多种形式的封装规划设计全流程，现已初步实现统一的数据底座与先进封装规划设计引擎，助力客户提升效率和设计品质。正在开发中的先进封装设计工具LePKG支持传统封装、先进封装及chiplet设计，覆盖封装设计的各个环节，提供原理图驱动的封装基板布局布线环境和良好的仿真接口。

 

上海立芯将继续携手学界、科研界和产业界同仁，围绕数字电路设计以及3DIC/chiplet系统设计持续研发创新，为打造数字设计可以依赖的工具贡献力量。